岡本 秀輔

バリア型フェッチ機構は, アセンブリ命令を機能別に分け, それぞれスレッドとして並列に実行を行う命令レベル並列プロセッサ VFPE や PNSF において用いられている。この方式は, VLIW のように命令フイールドごとにスレッド別の命令を単一アドレス上に配置する。そして, その配置とは別に実行のための先行関係を指定する。このプログラムの指定方法により, VLIW で問題となる同期をとるためだけの不要な NOP 命令の指定を削減でき, かつ, キャッシュミスのような動的な変化においてもデー...

本研究室では命令レベルで並列に実行する PN (Parallel Neumann) コンピュータの研究開発を行ってきた。 従来の PN コンピュータは機能ユニットごとに命令をフェッチするため、プログラムメモリとプロセッサの間の信号線を多く必要とするという問題があった。 これを解決するために、本研究では PN コンピュータにおけるフェッチ方法を改良し、各ユニットの命令を一つのアドレスでフェッチすることが可能な PNSF (PN with Special Fecher) を設計し、ゲートアレイ...

一般的にコンピュータの高速化のためには、プロセッサの性能向上だけでなく、メモリアクセス処理時間の短縮も重要である。プロセッサのみが高速な処理能力を持っていても、メモリアクセスに時間がかかると、プロセッサではメモリの処理を待つという状態になる。 現在、メモリアクセス処理時間の短縮の方法として、キャッシュメモリシステムを利用したメモリの階層化が多く用いられている。しかし、キャッシュメモリシステム方式では、各アプリケーションプログラムの性質を考慮せず、キャッシュメモリとメインメモリ間の内容を、一...

計算機の高速化にはメモリシステムの高速化が必要不可欠である。キャッシュメモリシステムではアプリケーションプログラムの性質によっては、効果が無い場合がある。そこで、キャッシュメモリにあたる部分にプロセッサが必要とする命令が常に存在するようにし、プログラムがストールする時間を極力減らす方法として、ソフトウェア制御階層メモリシステムを用いる。本研究では、これを命令メモリに紋って検討する。